低抵抗 Si 基板上の

CBCPW 線路の裏面導体構造の検討

 富山 渉
 清水 隆志
 古神 義則

 宇都宮大学大学院工学研究科 〒321-8585 栃木県宇都宮市陽東 7-1-2

 E-mail: {mt106226, tshimizu, kogami}@cc.utsunomiya-u.ac.jp

あらまし 近年、ミリ波応用の実現に向けて Si CMOS 回路の研究開発が推進されている。Si CMOS 回路に低抵抗 Si 基板を用いる場合、オーム損による伝送損の増加が懸念され、その伝送損の低減が重要な課題となっている。本研究 では、Si CMOS プロセスに適した CPW線路構造を模索するために、低抵抗 Si 基板上の絶縁層に構成された裏面導体付き CPW線路の裏面導体構造(配線層 1 層目)が伝送特性におよぼす影響を電磁界シミュレータにより検討した。その結果、配線層 1 層目の導体配置により伝送特性が大きく変化することがわかった。

キーワード 裏面導体付き CPW 線路, 配線層, 低抵抗 Si, ミリ波

Study on the structure of the bottom conductor layer for CBCPW On the low-resistivity silicon substrate

Wataru TOMIYAMA, Takashi SHIMIZU, and Yoshinori KOGAMI

Graduated School of Engineering, Utsunomiya University Yoto7-1-2, Utsunomiya-shi, Tochigi 321-8585 Japan E-mail: {mt106226, tshimizu, kogami}@cc.utsunomiya-u.ac.jp

Abstract Recently, the realization of the millimeter wave applications has been promoting the development of the mm-wave Si CMOS circuits. There are concerns about the increase in transmission losses due to ohmic losses when low-resistivity silicon substrate is used. Therefore, one of the important issues is the reduction of the transmission losses. In this paper, it is studied that the effect on the transmission characteristic by the bottom conductor (1st metal layer) structure for the conductor backed coplanar waveguide, which composed by the insulator layer on the low-resistivity silicon substrate, using 3D electromagnetic field simulator. As a result, it is found that the transmission characteristic is greatly changed by the conductor arrangement of the 1st metal layer

Keywords Conductor backed coplanar waveguide, Metal layer, Low-resistivity silicon, millimeter wave

1. はじめに

近年、ミリ波応用に向けて Si CMOS 回路の研究開発が 推進されている[1]。無免許で使用できる 60GHz 周波数帯 を開拓し、高速無線通信を低コストで提供するという背景の もと、大量生産が可能な Si CMOS 回路が注目され、関連 する研究開発も活発に行われている[2][3]。Si CMOS 回路 に低抵抗 Si 基板を用いる場合、オーム損による伝送損の 増加が懸念され、その低減が重要な課題となっている。

Si 基板と線路の間に配置される配線層により、Si 基板への電磁界の侵入が抑制できれば、その損失低減が可能である。本研究では Si CMOS プロセスに適した CPW 線路の配線方法を模索することを目的とし、低抵抗 Si 基板上の絶縁層に構成された裏面導体付き CPW 線路の裏面導体構造(配線層 1 層目)が伝送特性におよぼす影響を 3 次元電

磁界シミュレータにより検討したので報告する。

2. 解析構造

図1に解析する線路構造を示す。実際のSi CMOS 回路 では、絶縁層であるSiO₂層内に配線層が存在する。通常、 配線層は高さ方向に数~十数層に分割されているが、最 下部のSi 基板に接する1層目の配線層がSi 基板への電 磁界の漏えいを左右する最も重要な層であり、これを「裏面 導体」と呼ぶ。ここでは図1のような、CPW 配線層 – 絶縁層 – 裏面導体(配線層1層目) – 低抵抗Si 基板という簡略化 した積層構造モデルを用いて検討する。ここで、中心導体 幅 w, スロット幅 g をもつ CPW 配線層は厚さ $t=1\mu m$, 導電 率 $\sigma=3.8\times10^7 S/m$ のAl 導体、絶縁層は厚さ $h=8\mu m$, 比 誘電率 $\varepsilon_r=4.0$, 誘電正接 tan $\delta=0$ のSiO₂、配線層 1 層目は厚さ 1 μm , Al 導体およびSiO₂、Si 基板は厚さ 300μm, 比誘電率 11.9, 誘電正接 0, 比抵抗 1Ω·cm の低抵抗 Si とする。また、伝送方向長さ 200μm とし、幅 96μm とする。

ここで CPW 配線層の中心導体幅 w, スロット幅 g は特性 インピーダンス $Z_0=50\Omega$ となるように、導体厚さ $t=1\mu m$ を考慮 して、 $w=14\mu m$, $g=9\mu m$ と決定した。この際、Si 基板の影響 が無くなるように、配線層 1 層目に導体を 1 面に配置した裏 面導体付き CPW 線路(CBCPW)に対する計算式[4]

$$Z_{0} = \frac{60\pi}{\sqrt{\varepsilon_{eff}}} \frac{1}{\frac{K(k)}{K(k')} + \frac{K(k_{3})}{K(k'_{3})}} \cdots (1)$$

$$\varepsilon_{eff} = \frac{1 + \varepsilon_{r}}{\frac{K'(k'_{e})}{K(k_{e})}} \frac{K(k_{3})}{K'(k'_{3})} \cdots (2)$$

$$\cdots (2)$$

を用いた。ただし、 ε_{eff} は実効誘電率,K(k)/K(k')は第1種 完全楕円積分である。また、k, k_3 および k_e は次式で与えら れる。

k = w/(w+2g)

$$k_3 = \tanh(\pi w/4h)/\tanh\{\pi(w+2g)/4h\}$$

$$k_e = w_e / (w_e + 2g_e)$$

$$w_e = w + \Delta, \quad g_e = g + \Delta$$

$$\Delta = \frac{1.25t}{\pi} \left\{ 1 + \ln\left(\frac{4\pi w}{t}\right) \right\}$$

なお、計算には有限要素法に基づく3次元電磁界シミュ レータ Ansoft HFSS ver.11 を用いた。また入出力部には Wave ポートを設定し、解析周波数を*f*=70GHz とした。

3. 配線層1層目の導体配置方法による検討

Si CMOS プロセスでは Si 基板上の配線層 1 層目には導体を一面に配置することが難しいことがあり、その配置方法によっては伝送特性に影響を及ぼすことが予期される。そこで、配線層 1 層目の導体配置方法による検討を行う。

まず、最も単純な解析モデルとして、(1) 図 2 に示すよう に、AI 導体と SiO₂を CPW 配線層の中心導体と直交に配 置した場合、(2) 図 4 に示すように、AI 導体 SiO₂を中心導 体と平行に配置した場合の 2 通りを考える。この時、SiO₂ 部 は Si 基板のオーム損の影響を受ける部分となる。

3.1. Al 導体を中心導体と直交に配置した構造

図 2 に配線層 1 層目に Al 導体を直交に配置した構造 の上面図を示す。図 2(a)は Al-SiO₂-Al の順に配置した構 造であり、SiO₂の長さ *e* とする。図 2(b)は SiO₂-Al-SiO₂ の順で配置した構造であり、Al の長さ *d* とする。

図 2(a), (b)に示す構造の計算結果を図 3(a), (b)にそれ ぞれ示す。なお、横軸は長さ e または d を中心導体幅 w で 規格化している。図 3 (a)より、SiO2長さを長くした時(e/w>0)、



図3図2に示す構造の計算結果

反射係数 S11 は-40dB から-25dB に変化し、透過係数 S21

は-0.10dBから-0.25dBに変化している。これより、SiO2配置 による影響は、ほぼ反射損によるものであり、Si 基板による オーム損の影響は小さいと考えられる。図 3(b)より、Al 導体 長さを長くした場合(d/w>0)、反射係数 S₁₁は-40dB 程度で 変化しない。一方、透過係数 S₂₁は 0.2dB 程度減少してい る。よって、Si 基板によるオーム損の影響を低減したと考え られる。しかしながら、全体としての損失は、Al 導体部の面 積が広い図 2(a)に示す構造の方が小さいといえる。

3.2. Al 導体を中心導体と平行に配置した構造

図 4 に配線層 1 層目に Al 導体を平行に配置した構造 の上面図を示す。図 4(a)は Al-SiO₂-Al の順に配置した構 造であり、SiO₂の幅 c とする。図 4(b)は SiO₂-Al-SiO₂ の順で配置した構造であり、Al の幅 b とする。

図 4(a), (b)に示す構造の計算結果を図 5(a), (b)にそれ ぞれ示す。なお、横軸は幅 c または b を中心導体幅 w で規 格化している。図 5(a)より、SiO₂ 幅を広くした時(c/w>0)、反 射係数 S₁₁ は-40dB 程度でほとんど変化せず、透過係数 S₂₁は0.2dB 程度大きくなっている。したがって、Si 基板によ るオーム損が生じ、損失が増加していることがわかる。図 5(b)より、Al 導体幅を広くした場合(b/w>0)、反射係数 S₁₁ は-40dB 程度でほとんど変化せず、透過係数 S₂₁ が 0.4dB 程度増加しており、Si 基板によるオーム損の影響が大きいと いえる。特に、Al 導体配置無しの場合(b/w=0)と比較すると、 導体をわずかに配置する(b/w>0)だけでも、損失は大きく低 減可能であることがわかる。また、この構造では Al 導体幅を より広げることで、Si 基板の影響を低減可能であると考えら れる。

4. 不連続部を有する AI 導体を平行配置した構造

前節の検討において、配線層 1 層目における最も効果 的なAl導体の配置方法であった図 4(b)に示す構造につい て、さらに検討を行う。図 4(b)に示す構造において、中心導 体直下に配置したAl導体を、長さeのSiO₂で伝送方向中 央部を分割した構造の上面図を図 6 に示す。

図 6 において、Al 導体幅 $b=14\mu m$ とし、SiO₂長さ $e \delta c \infty$ 化した場合、および SiO₂長さ $e=7\mu m$ とし、Al 導体幅 $b \delta c \infty$ 化した場合の計算結果を図 7(a), (b)にそれぞれ示す。なお、 横軸は e または $b \delta c$ 中心導体幅 w c規格化している。

図 7(a)より、中心導体直下の Al 導体をわずかでも分割した場合(e/w>0)、反射係数 S₁₁ が-40dB から-20dB 程度に変化している。また、透過係数 S₂₁ は 1dB 程度増加している。これは、中心導体直下に Al 導体を配置した部分は裏面導体付き CPW 線路構造となり、SiO₂部分は CPW 線路構造となる。そのため、インピーダンス整合が得られず、反射損が増加する。図 7(b)より、Al 導体をわずかでも配置した場合($b/w=0\rightarrow0.1$)、反射係数 S₁₁ は-40dB から-20dB 程度に変化している。また、透過係数 S₂₁ が-0.5dB から-0.9dB へと増



加した。これは先に述べたインピーダンスの不整合のためで ある。さらに、Al 導体幅を広くすると、b/w=1.25 で透過係数 S₂₁が最大となる。この原因については現在検討中ある。

以上の結果より、本構造の場合は、Si 基板によるオーム 損の影響ではなく反射損が支配的となることがわかった。

5. 不連続部両端に AI 導体を配置した構造

反射損を抑制するために、図6に示した構造の不連続部 両端に Al 導体を配置した構造の検討を行う。図 8 に幅 14µm,長さ7µm の Al 導体片を伝送方向中央の SiO2の 両脇に間隔 u で配置した構造の上面図を示す。この時、Al 導体幅 b=14µm であり、b/w=1となる。



図6 不連続部をもつ Al 導体を平行配置した構造



(b) e=7µm図7 図6に示す構造の計算結果

間隔 $u \ge 0 \sim 20 \mu m$ まで変化した場合の計算結果を図 9 に示す。間隔 $u=0\sim14 \mu m$ は中心導体直下の導体と不連 続部両端に配置した導体が接触している状態である。間隔 $u=14 \mu m$ 前後で、反射係数 S₁₁ は-40dB から-20dB 程度へ と変化し、透過係数 S₂₁ は-0.2dB から-1.3dB と1dB 以上大 きく変化している。また、配線層 1 層目上の電流密度分布 を計算してみると、 $u=14 \mu m$ 前後で大きく変化していることが わかった。

以上の結果より、配線層 1 層目に構造的な不連続部が存在しても、Al 導体片を適切に配置することで、反射損を 低減できることがわかった。



図 8 不連続部両端に Al 導体を配置した構造



図9図8に示す構造の計算結果

6.まとめ

低抵抗 Si 基板上の CBCPW 線路の裏面導体構造(配線 層 1 層目)の検討を計算により行った。その結果、配線層 1 層目の導体配置方法によって、伝送特性が大きく変化する ことを明らかにした。また、配線層 1 層目に構造的な不連続 部が存在しても、AI 導体片を適切に配置することで、反射 損を低減できることがわかった。

今後、さらなる配線層 1 層目の導体配置に関する検討や 低損失伝送線路の試作実験を行う予定である。

<参考文献>

- I.C.H.Lai, H.Tanimoto and M.Fujishima, "Characterization of High Q Transmission Line Structure for Advanced CMOS Processes," IEICE Trans. Electron., vol.E89-C, no.12, pp.1872-1879, Dec. 2006.
- [2] 土谷,小野寺,"ダミーフィルが配線の高周波特性に与える影響,"信学技報,vol. VLD2007-7, pp.55-59, May 2007.
- [3] 小野, 平野, 岡田, 広川, 安藤, "ダミーメタル入り伝送線路 の伝搬定数の固有値解析,"信学総大, C-2-59, p.102, Mar. 2010
- [4] R.N.Simons "Coplanar Waveguide Circuits, Components, and Systems", Wiley inter-science, pp.25-26, 2001.